Pressemitteilung von Florian Hohenauer

Fujitsu Semiconductor stellt den weltweit schnellsten CMOS 14-Bit-Digital-Analog-Wandler (DAC) vor

---

---

Langen, Deutschland, 15. Februar 2012 - Fujitsu Semiconductor Europe (FSEU) präsentiert mit dem neuen Digital-Analog-Wandler MB86066 "Anakin" das erste anwendungsspezifische Standardprodukt (ASSP) der dritten Generation. Der DAC verbindet eine 14-bit-Auflösung mit einer im Markt führenden Umwandlungsrate von bis zu 12 GS/s. Das neue Produkt spielt seine Vorteile in verschiedenen Anwendungsbereichen aus, unter anderem in Breitbandkommunikations-systemen, Multiband-Funksystemen sowie Prüf- und Messgeräten.

Evolution der Infrastruktur
Aufbauend auf den im Markt führenden DACs von Fujitsu mit 1 und 1,3 GS/s, die eine hochintegrierte Direkt-IF-Architektur ermöglichen, wird durch die deutlich höhere Wandlergeschwindigkeit von 12 GS/s, jetzt auch Direkt-RF Realität. Diese Leistungsfähigkeit ist der Schlüssel für echte Einzelplattformlösungen, die eine Signalsynthese sowohl für Multiband- als auch für Multimode-Funkschnittstellen unterstützen. Die unübertroffene Bandbreitendynamik von 50 bis 1.000 MHz erfüllt darüber hinaus alle Anforderungen nachgeschalteter Kabelmodem-Anwendungen. Für die Infrastruktur von Kommunikationssystemen stellt diese Entwicklung den nächsten Schritt in der Funkintegration dar und bringt die digitale Schnittstelle näher an die Antenne. Gleichzeitig eröffnen sich damit Möglichkeiten zur simultanen Kombination von Bändern und Anbietern, um die Systemleistung zu steigern und die Kosten pro übertragenem Megabyte zu senken. Diese Fähigkeiten sind angesichts der unersättlichen Nachfrage nach mobilen Daten unverzichtbar.

Ideal dimensionierte Lösungen
Der MB86066 "Anakin" integriert zwei kaskadierte x2-Interpolationsfilter und reduziert die für 3 GS/s erforderlichen Eingangsdaten für einen Betrieb mit voller Übertragungsgeschwindigkeit. Die Eingangsdaten werden auf zwei parallele LVDS-Busse aufgeteilt, die jeweils bis zu 1,5 GS/s in einen DDR-RAM mit 750MHz Takt schreiben. Zwei weitere LVDS-Busse unterstützen Anwendungen mit extrem großer Bandbreite, die Eingangsdaten von 6 GS/s benötigen. Beide Interpolationsfilter lassen sich entweder für Tiefpass-, Hochpass- oder Allpass-Betrieb konfigurieren, so dass mehrere Betriebsarten einschließlich des Betriebs mit reduzierter Leistung möglich sind. Zur Unterstützung einer kontinuierlichen, pro Abtastung durchgeführten Paritätsprüfung - mit automatischer Fehlerzählung - sind 15-bit-Schnittstellen imple-mentiert.

Der Baustein befindet sich in einem Kunststoff-BGA-Chip von 15 x 15 mm mit 324 Kontakten. Die Leistungsaufnahme liegt im Betrieb mit 12 GS/s und Aktivierung beider Filter bei nur 2,2 W und sinkt bei Kabelmodem-Anwendungen mit 5,3 GS/s auf bis zu 950 mW.

Für kundenspezifische Anwendungen kann das DAC-Makro mit dem Codenamen "Jacen" für ASIC-Lösungen lizenziert werden. Dabei wird die leistungsfähige 65-nm-CMOS-Technologie CS200L von Fujitsu angewandt. Auf diese Weise sind die Integration einer kundeneigenen digitalen Signalverarbeitung sowie die Berücksichtigung spezifischer Anforderungen an die Datenschnittstellen möglich.

Erste Schritte und Verfügbarkeit
Zur Vereinfachung der ersten Bausteinprüfung sowie zur Systemdiagnose ist ein proprietäres Waveform Memory Module (WMM) auf dem Chip integriert. Das WMM speichert Testvektoren mit einer Länge von bis zu 256 k Samples. Die serielle Schnittstelle erlaubt eine komplette Konfiguration und Steuerung. Zurzeit laufen die Charakterisierungs- und Qualifizierungsprüfungen von Entwicklungsmustern, die ICs (Integrated Circuits) aus der Produktion sollen im 4. Quartal 2012 zur Verfügung stehen. Firmen- & Pressekontakt