Pressemitteilung von Markus Krause

Synopsys präsentiert DC Explorer zur frühzeitigen RTL-Untersuchung

---

---

Mountain View, Kalifornien, USA, München-28. März 2011- Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, stellt heute DC Explorer vor, die neueste Ergänzung der Implementierungsplattform Galaxy™, mit der die Entwicklung hochwertiger Entwurfsdaten signifikant beschleunigt wird. Um die aggressiven Zeitpläne heutiger massiv integrierter Multimillion-Instance-, "Gigascale"-Designs einhalten zu können, benötigen Ingenieure eine RTL-Analyse-Lösung, die ihnen ermöglicht, "Was-Wäre-Wenn"-Analysen unterschiedlicher Design-Kon¬fi¬gu¬ra¬tion-en schnell und effizient durchzuführen - und das sogar bevor die Entwurfsdaten vollständig sind - und einen besseren Startpunkt für den Implementierungsflow zu schaffen. DC Explorer begegnet dieser Herausforderung mit bis zu 5-fach kürzerer Laufzeit und 10-prozentiger Timing- und Chipflächen-Korrelation zur RTL-Synthese in DC Ultra™. DC Explorer toleriert auch unvollständige Entwurfsdaten und kann daher bereits sehr früh im Entwurfsprozess eingesetzt werden, um die Entwicklung hochwertigen RTL-Codes und Constraints zu steuern und dadurch zu einem in hohem Maße konvergenten Designflow beizutragen. Diese neuen Pro¬duk¬ti¬vi¬tät¬s¬ge-win¬ne, die DC Explorer erzielt, werden von Anwendern beim Meeting der Synopsys Users Group (SNUG™) in San Jose, Kalifornien, USA, herausgestellt.

"Die Produktivität in frühen Phasen der Chip-Entwicklung zu steigern, kann unseren IC-Implementierungsflow signifikant beschleunigen," erklärt Giancarlo Sada, Deputy Manager of the Digital Solutions and Pilot Projects Team of Central CAD and Design Solutions Organization bei STMicroelectronics. "Wir haben DC Explorer auf mehrere Designs in verschiedenen Entwicklungsphasen angewandt und dabei eine mindestens 4-fache Laufzeitverkürzung und zehnprozentige Korrelation zu DC Ultra beobachtet. Dies ermöglicht unsere Entwickler, verschiedene Implementierungsalternativen in effizienter Weise früh im Entwurfsprozess zu beurteilen, die Entwurfsdaten abzugleichen und einen in hohem Maße konvergenten und schnelleren Designflow zu schaffen."

In frühen Phasen der RTL-Code-Entwicklung heutiger umfangreicher und komplexer ICs kommen die Entwurfsdaten aus mehreren Quellen. Sie unterscheiden sich hinsichtlich ihrer Konsistenz und Vollständigkeit. Ingenieuren fehlt ein schneller und effizienter Weg, um die Daten zu bewerten und zu verbessern, Entwurfsprobleme zu beheben und einen besseren Startpunkt für die RTL-Synthese zu schaffen, der zu einem höchst konvergenten Implementierungsflow führt. DC Explorer versorgt Entwickler mit den benötigten RTL-Analysefunktionen und hilft ihnen damit, potenzielle Verbesserungen und Probleme in effizienter Weise zu identifizieren, noch bevor es zur Implementierung kommt. Für den Fall, dass der RTL-Code, die Constraints oder die verfügbaren Bibliotheksmodelle unvollständig sind, generiert DC Explorer umfassende Hinweise darauf, was ergänzt bzw. korrigiert werden muss, wodurch der Entwurfsprozess beschleunigt wird. Schließlich macht die Skript-Kompatibilität mit der Design Compiler®-RTL-Synthese DC Explorer sehr einfach zu bedienen und in existierenden Kundenflows einzusetzen.

"Synopsys war immer und bleibt auch weiterhin fokussiert darauf, unseren Kunden zu helfen, ihre Produktivität zu steigern und die Entwurfszyklen für ihre Gigascale-System-On-Chip-Bausteine zu beschleunigen," erläutert Antun Domic, Senior Vice President und General Manager der Implementation Group bei Synopsys. "DC Explorer ermöglicht den nächsten signifikanten Produktivitätsschub für IC-Entwickler, indem sie in die Lage versetzt werden, RTL-Analysen sehr frühzeitig im Designflow durchzuführen, die Qualität ihrer Entwurfsdaten zu verbessern und den Zeitplan erheblich zu verkürzen."

Verfügbarkeit
DC Explorer ist für Kunden gegenwärtig eingeschränkt verfügbar. Firmen- & Pressekontakt